This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-135799

(43)Date of publication of application : 21.05.1999

(51)Int.CI.

H01L 29/786 H01L 21/768

H01L 29/41

(21)Application number: 09-300541

(71)Applicant : NEC CORP

(22)Date of filing:

31.10.1997

(72)Inventor: MATSUMOTO NAOYA


(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit, in which the capacitance of a diffusion layer is small and which is superior in a heat dissipating

property.

SOLUTION: In a semiconductor integrated circuit, which is disclosed, a semiconductor layer which is composed of an insulator layer 23, of a P-type semiconductor layer 24, of N-type heavily-doped diffusion layers 26a, 26b, of an N-type diffusion layer 25 and of P-type heavilydoped diffusion layers 27a, 27b and a silicon oxide film 28 are laminated on a P-type silicon substrate 21. Contact plugs 32a to 32d which connect electrically aluminum interconnections 33a to 33c which are formed on the N-type heavily-doped diffusion layers 26a, 26b, on the P-type heavily-doped diffusion layers 27a, 27b and on the silicon oxide film 28 are provided. An N-type diffused layer 22 is formed inside the P-type silicon substrate 21. The contact plug 32a is passed through the N-type heavily-doped diffusion layer 26a and



through the insulator layer 23, and it reaches the P-type silicon substrate 21 so as to be connected to a ground. The contact plug 32a is passed through the P-type heavily-doped diffusion layer 27b and through the insulator layer 23, and it reaches the N-type diffused layer 22 so as to be connected to a power supply.

LEGAL STATUS

[Date of request for examination]

31.10.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 3111948

22.09.2000

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開發号

特開平11-135799

(43)公開日 平成11年(1989)5月21日

(51) Int.CL ⁶ H 0 1 L	29/786 21/768 29/41	裁別配号		PI HO					
			審查請求	有	新求學	の数6	OL	6168	最終更に続く
(21)出廢番号		特顧平9-300541		(71)出庭人 000004237 日本電気株式会社					
(22)出窗目		平成9年(1997)10月31日		(72)	東京都港区芝五丁目7番1号 (72)発明者 松本 直報 東京都港区芝五丁目7番1号 日 式会社内				
				(74)	代理人			征生	


(54) 【発明の名称】 半導体集積回路及びその製造方法

(57)【要約】

接続されている。

【課題】 拡散層容置が小さく、放熱性に優れた半導体 集積回路を提供する。

【解決手段】 開示される半導体集積回路は、P型シリ コン草板21上に、絶縁体層23と、P型半導体層2 4. N型高濃度拡散層26a,26b. N型拡散層2 5. P型高濃度拡散層27a, 27bからなる半導体層 と、酸化シリコン膜2.8とが精層され、N型高濃度拡散 厘26a,26b及びP型高濃度拡散層27a.27b と酸化シリコン購28上に形成されたアルミニウム配線 33a~33cとを電気的に接続するコンタクトプラグ 32a~32dを有する。P型シリコン基板21内には N型拡散層22が形成され、コンタクトプラグ328は N型高濃度拡散層26a及び絶縁体層23を貫通してP 型シリコン基板21に到達してグランドと接続され、コ ンタクトプラグ32dはP型高濃度拡散層27b及び絶 縁体層23を質道してN型拡散層22に到達して電源と



【特許請求の萄囲】

【請求項 】】 第1導電型半導体基板上に形成された絶 縁体層と、前記絶縁体層上に形成され半導体素子を構成 する半導体層と、前記半導体層上に形成された絶縁膜

1

と、前記半導体素子と前記絶縁膜上に形成された金属配 銀とを電気的に接続する複数のコンタクトプラグとを有 する半導体集積回路において、

前記第1 準電型半導体基板内又はその上面に形成された 第2 導電型拡散層を有し.

前記コンタクトプラグの少なくとも1つは、前記半導体 19 層及び前記絶録体層を貫通して前記第1導電型半導体基 板に到達すると共に、第1の電源と接続され、

前記コンタクトプラグの少なくとも1つは、前記半導体 屋及び前記絶縁体層を貫通して前記第2導電型拡散層に 到達すると共に、第2の電源と接続されていることを特 欲とする半導体集補回路。

【請求項2】 第1 導電型半導体基板上に形成された絶 縁体層と、前記絶縁体層上に形成され半導体素子を構成 する半導体層と、前記半導体層上に形成された絶縁膜

と、前記半導体素子と前記絶縁膜上に形成された金属配 20 級とを電気的に接続する複数のコンタクトプラグとを有 する半導体集積回路において、

前記第1導電型半導体基板內又はその上面に形成された 第2導電型拡散層を有し、

第1の電源と接続されたコンタクトプラグに接続された 少なくとも1つの半導体素子の下部の絶縁体層が除去さ れ。前記半導体素子の下部が前記算1導電型半導体基板

第2の電源と接続されたコンタクトプラグに接続された 少なくとも1つの半導体素子の下部の絶縁体層が除去さ れ、前記半導体素子の下部が前記第2 導電型拡散層に接 **触していることを特徴とする半導体集積回路。**

【請求項3】 第1 導電型半導体基板上に形成された絶 縁体層と、前記絶縁体層上に形成され半導体素子を構成 する半導体層と、前記半導体層上に形成された絶縁膜

と、前記半導体素子と前記絶縁膜上に形成された金属配 線とを電気的に接続する複数のコンタクトプラグとを有 する半導体集積回路において、

前記第1導電型半導体基板内又はその上面に形成された 第1導電型拡散層及び第2導電型拡散層を有し、

前記コンタクトプラグの少なくとも1つは、前記半導体 層及び前記絶縁体層を貫通して前記第1導電型拡散層に 到達すると共に、第1の電源と接続され、

前記コンタクトプラグの少なくとも1つは、前記半導体 圏及び前記絶縁体圏を貫通して前記第2導電型拡散圏に 到達すると共に、第2の電源と接続されていることを特 徴とする半導体集積回路。

【語求項4】 第1 導管型半導体基板上に形成された絶 縁体層と、前記絶縁体層上に形成され半導体素子を構成 する半導体層と、前記半導体層上に形成された絶繰膜 50 2 導電型拡散層の少なくとも一方の側に第1 導電型高濃

と、前記半導体素子と前記絶縁膜上に形成された金属配 龈とを電気的に接続する悔数のコンタクトプラグとを有 する半導体集積回路において、

前記第1導電型半導体基板内又はその上面に形成された 第1 導電型拡散層及び第2 導電型拡散層を有し.

第1の電源と接続されたコンタクトプラグに接続された 少なくとも1つの半導体素子の下部の絶縁体層が除去さ れ、前記半導体素子の下部が前記第1導電型拡散層に接 触し、

第2の電源と接続されたコンタクトプラグに接続された 少なくとも1つの半導体素子の下部の絶縁体層が除去さ れ。前記半導体素子の下部が前記第2 導電型拡散層に接 触していることを特徴とする半導体集積回路。

【請求項5】 第1 導電型半導体基板上に総縁体層を形 成する第1の工程と、

前記絶縁体層上に第1導電型半導体層を形成する第2の 工程と、

前記絶縁体層上の前記第1導電型半導体層の近傍及び該 近傍の下方に位置する前記第1導電型半導体基板内の領 域に第1及び第2の第2導電型拡散層をそれぞれ形成す る第3の工程と.

前記絶縁体層上の、前記第1導電型半導体層の少なくと も一方の側に第2導電型高濃度拡散層を、前記第1の第 2 導電型拡散層の少なくとも一方の側に第1 導電型高濃 度鉱散層をそれぞれ形成する第4の工程と、

少なくとも、前記第1導電型半導体層。第2導電型高濃 度拡散層、前記第1の第2 導電型拡散層及び第1導電型 高濃度拡散層上に絶縁膜を形成する第5の工程と

前記絶縁膜の表面から、前記第2導電型高濃度拡散層及 び前記絶縁体層を貫通し、前記第1導電型半導体基板に まで達すると共に、第1の電源と接続される少なくとも 1つのコンタクトプラグを形成すると共に、前記絶縁膜 の表面から、前記第1導電型高濃度拡散層及び前記絶縁 体層を貫通し、前記第2の第2導電型拡散層にまで達す ると共に、第2の電源と接続される少なくとも1つのコ ンタクトプラグを形成する第6の工程とからなることを 特徴とする半導体集積回路の製造方法。

【請求項6】 第1 導電型半導体基板上に絶縁体層を形 成する第1の工程と、

前記絶縁体層上に第1導電型半導体層を形成する第2の 49

前記第1導電型半導体層の下方に位置する前記第1導電 型半導体基板内の領域に第1導電型鉱散層を形成すると 共化。前記絶縁体層上の前記第1導電型半導体層の近傍 及び該近傍の下方に位置する前記第1導電型半導体基板 内の領域に第1及び第2の第2導電型拡散層をそれぞれ 形成する第3の工程と、

前記絶縁体層上の、前記第1導電型半導体層の少なくと も一方の側に第2導電型高濃度拡散層を、前記第1の第

20

3

度拡散層をそれぞれ形成する第4の工程と、少なくとも、前記第1 準電型半導体層。第2 準電型高濃度拡散層、前記第1 の第2 準電型拡散層及び第1 準電型高濃度拡散層上に絶縁膜を形成する第5の工程と、前記第2の絶緩機の展面から、前記第2 準電型流流度拡散層及び前記絶縁体層を貫通し、前記第1 準電型拡散層にまで達すると共に、第1の電源と接続される少なく第2の絶緩膜の表面から、前記第1 準電型高濃度拡散層及び前記絶縁体層を貫通し、前記第2の第2 準電型拡散層にまで達すると共に、第2の電額と接続される少なくとも1つのコンタクトプラグを形成する第6の工程とからなることを特徴とする半導体系續回路の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体集積回路 及びその製造方法に関し、詳しくは、半導体基板上に形成された絶縁体層上に半導体素子を構成する半導体層が 形成されたSOI(silicon on insulator)構造を有す る半導体集積回路及びその製造方法に関する。

[0002]

【従来の技術】半導体集積回路、特に、CMOS-LS 1は、近年、高集領化、動作速度の高速化が進められており、今後もとのような傾向が一層促進されると思われる。今までの半導体集積回路の性能向上は、主に、半導体素子の物理的寸法(素干寸法)の縮小(スケーリング)により達成されてきている。サブミクロンオーダの素干寸法までは一定の電源電圧の下にスケーリングがなされてきたため、動作速度の大幅な高速化が達成されている。しかし、サブミクロンオーダよりさらに微細な素・子寸法(例えば、MOSFETのゲート長が①、2μm以下)においては、電源電圧を低下させなければならないため、単にスケーリングだけでは動作速度の高速化に限界がある。

【0003】そこで、この関界を克服するために新しい技術が開発されつつあり、半導体基板上に形成された総縁体層上に半導体素子を構成する半導体層が形成されたSOI構造を有するCMOSーLSIもその1つである。このようなSOI構造を有するCMOSーLSIにおいては、MOSFETのソース・ドレイン領域となる拡散層の底面が絶縁体層と接触しているので、拡散層と絶縁体層との境界には、電子と正孔とが存在しない領域である空芝層(depletion layer)が存在せず、従来のMOSFETに比べて拡散層容置が極めて小さいという特徴を有しており、高速動作が可能である。

【0004】ところで、CMOS-LS!では、特に、 が形成されている。そして、酸にンリコン腺 1の最間に は、コンタクトプラグ11a~11dと電気的に接続されている。 ロの発動量 は、コンタクトプラグ11a~11dと電気的に接続されるアルミニウム配線 12a~12cが形成されている。コンタクトプラグ11a~11dは、図8に示すよ を上昇は、多くの発音をもたらす。特に、キャリアの移 50 うな多層構造の半導体集積回路において、下層に形成さ

動度が低下するため、MOSFETのオン電流が減少し、さらに、金属配級の抵抗値が増大するため、金属配級による伝鐵遅延が増大する、という問題がある。この点、SOI構造を有しない道常のCMOS-LSIにおいては、MOSFETの動作領域で発生した系は、主に熱任導率の高い半導体基板、例えば、シリコン基板を通って、半導体チップが収納され、その裏面が接しているパッケージから遠やかに放熱される。これに対して、SOI構造を有するCMOS-LSIにおいては、MOSFETの動作領域と半導体基板との間に、熱伝導率の低い絶縁体層、例えば、酸化シリコン環が存在するため、MOSFETの動作領域で発生した熱が外部に放熱されず、CMOS-LSIの温度が急激に上昇し、上述した多くの努害が発生してしまう。

【0005】そこで、従来から、SOI構造を有するC MOS-LSIについて、例えば、特開平5-3474 12号公報に開示されているように、MOSFETの動 作領域で発生した熱を速やかに外部に放熱させる技術が 提案されている。図8は、上記公報に開示された従来の SOI構造を有するCMOS-LSIの機略構造例を示 す妄部断面図である。シリコン基板 1 上全面に絶縁体層 2が形成されており、絶縁体層2上の一部には、P型半 導体層3とN型半導体層4とが形成されている。P型半 導体層3の両側にはN型高濃度拡散層5a及び5bが形 成され、N型半導体層4の両側にはP型高濃度拡散層6 a及び6りが形成されている。さらに、絶縁体層2上全 面に酸化シリコン膜7が形成されている。 P型半導体層 3及びN型半導体層4のそれぞれの上部には酸化シリコ ン膜?を介してゲート管極8 a 及び8 bが形成されてい る。P型半導体層3とゲート電極8aとの間の酸化シリ コン膜1及びN型半導体層4とゲート電極8hとの間の 酸化シリコン購?は、特にゲート酸化膜9a及9bと呼 ばれている。P型半導体層3、N型高濃度拡散層58及 び5b、ゲート電極8a並びにゲート酸化膜9aは、N チャネルMOSFET (NMOSFET) を構成し、N 型半導体圏4、 P型高濃度拡散圏6 a 及び6 b. ゲート 電極8b並びにゲート酸化膜9bは、PチャネルMOS FET (PMOSFET) を構成している。

【0006】また、酸化シリコン膜?の表面からN型高濃度鉱散層5a及び5b. P型高濃度鉱散層6a及び6b並びに絶縁体層2をそれぞれ貢通し、シリコン基板1にまで到達するコンタクトホール(contact hole)10a~10dが開口されており、これらコンタクトホール10a~10dには、タングステン(W)が埋め込まれ、コンタクトブラグ(contact plug)11a~11dが形成されている。そして、酸化シリコン膜?の表面には、コンタクトブラグ11a~11dと電気的に接続されるアルミニウム配線12a~12cが形成されている。コンタクトブラグ11a~11dは、図8に示すような多層構造の半導体集積回路において、下層に形成さ

れた各素子の電極と上層に形成されたアルミニウム配銀 とを電気的に接続する役割を果たしている。なお、もち ろんゲート電極8a及び8bについてもコンタクトプラ グを介して酸化シリコン膜での表面に形成されたアルミ ニウム配線と電気的に接続されるが、 図8 には示してい ない。また、酸化シリコン膜では、各素子、今の場合、 NMOSFETとPMOSFETとをその内部で電気的 に分離する役割を果たしている。

【0007】とのような構成によれば、コンタクトプラ グ11a~11dとシリコン基板1とが直接接触してい 10 るため、熱抵抗を非常に低くすることができ、MOSF ETの動作領域で発生した熱をシリコン基板1を介して 速やかに外部に放熱させることができる。また。上記楼 成において、シリコン基板1として、例えば、不純物濃 度が1×10¹¹cm³以下のN型シリコン基板を用いた場 台、コンタクトプラグ!1a~11dとシリコン墓板! との間に良好なショットキー接合が形成されるので、シ リコン基板1を半導体集積回路内で使用する最高電位に 設定すれば、コンタクトプラグ118~11dとシリコ ン基板!とを電気的に組織状態にすることができる。こ こで、ショットキー接合とは、金属と半導体とを接触さ せた際に、整流性を示す接合をいい。半導体を正にバイ アスすることにより、金属と半導体とを電気的に能縁状 態にすることができるのである。

[0008]

[発明が解決しようとする課題] ところで、上記公報に 闘示された従来の半導体集積回路においては、コンタク トプラグ11a~11dとシリコン墓板1との間にショ ットキー接合が形成される結果、拡散層容置として寄生 ショットキー接合の容置が増加するため、SOI構造と することにより鉱散層容量を低減した効果が相殺されて しまうという欠点があった。

[0009] この発明は、上述の享情に鑑みてなされた もので、拡散層容置が小さく、かつ、放熱性にも優れた 半導体集積回路及びその製造方法を提供することを目的 としている。

[0010]

【課題を解決するための手段】上記課題を解決するため に、請求項1記載の発明に係る半導体集績回路は、第1 導電型半導体基板上に形成された絶縁体層と、上記絶縁 40 体層上に形成され半導体素子を構成する半導体層と、上 記半導体層上に形成された絶縁膜と、上記半導体素子と 上記絶縁膜上に形成された金属配根とを電気的に接続す る複数のコンタクトプラグとを有する半導体集積回路に おいて、上記第1導電型半導体基板内又はその上面に形 成された第2導電型拡散層を有し、上記コンタクトプラ グの少なくとも1つは、上記半導体層及び上記絶縁体層 を貫通して上記第1導電型半導体基板に到達すると共 に、第1の電源と接続され、上記コンタクトプラグの少 なくとも1つは、上記半導体層及び上記絶縁体層を貧通 50 領回路において、上記第1導電型半導体基板内又はその

して上記第2導電型拡散層に到達すると共に、第2の電 額と接続されていることを特徴としている。

【0011】なお、この発明において、第1導電型半導 体華板として、P型半導体華板及びN型半導体華板のい ずれを用いても良いが、P型半導体基板を第1導電型半 導体基板として用いるときは、第2導電型拡散層は、N 型拡散層を意味する。これに対して、N型半導体基板を 第1 海電型半導体基板として用いるときは、第2 海電型 拡散層は、P型拡散層を意味する。

【0012】また、諸永項2記載の発明に係る半導体集 論回路は、第1 導営型半導体基板上に形成された絶縁体 層と、上記絶録体層上に形成され半導体素子を構成する 半導体層と、上記半導体層上に形成された絶縁膜と、上 記半導体素子と上記絶縁競上に形成された金属配線とを 電気的に接続する複数のコンタクトプラグとを有する半 導体集績回路において、上記第1導電型半導体基級内又 はその上面に形成された第2導電型拡散圏を有し、第1 の電源と接続されたコンタクトプラグに接続された少な くとも1つの半導体素子の下部の絶縁体層が除去され、 上記半導体素子の下部が上記第1導電型半導体基板に接 触し、第2の電源と接続されたコンタクトプラグに接続 された少なくとも1つの半導体素子の下部の絶縁体層が 除去され、上記半導体素子の下部が上記第2導電型拡散

層に接触していることを特徴としている。 【0013】請求項3記載の発明に係る半導体集積回路 は、第1導電型半導体基板上に形成された絶縁体層と、 上記絶縁体層上に形成され半導体素子を構成する半導体 層と、上記半導体層上に形成された絶縁膜と、上記半導 体素子と上記絶舞膜上に形成された金属配線とを電気的 に接続する複数のコンタクトプラグとを有する半導体集 上面に形成された第1導電型拡散層及び第2導電型拡散 層を有し、上記コンタクトプラグの少なくとも1つは、 上記半導体層及び上記絶縁体層を貫通して上記第1導電 型拡散層に到達すると共に、第1の電源と接続され、上 記コンタクトプラグの少なくとも1つは、上記半導体層 及び上記絶縁体層を貫通して上記第2 準電型拡散層に到 達すると共に、第2の電源と接続されていることを特徴 としている。

【①①14】なお、この発明において、P型半導体基板 を第1導電型半導体基板として用いるときは、第1の電 源は、例えばグランドであり、第2の電源は、ブラス電 類である。

【① ① 1 5 】語求項 4 記載の発明に係る半導体集積回路 は、第1導電型半導体基板上に形成された絶縁体層と、 上記絶縁体層上に形成され半導体素子を構成する半導体 層と、上記半導体層上に形成された絶縁膜と、上記半導 体素子と上記絶緯膜上に形成された金医配線とを電気的 に接続する複数のコンタクトプラグとを有する半導体集

上面に形成された第1導電型拡散層及び第2導電型拡散 層を有し、第1の電源と接続されたコンタクトプラグに 接続された少なくとも1つの半導体素子の下部の能縁体 層が除去され、上記半導体素子の下部が上記第1導電型 拡散層に接触し、第2の電源と接続されたコンタクトプ ラグに接続された少なくとも1つの半導体素子の下部の 絶縁体層が除去され、上記半導体素子の下部が上記第2

7

導電型拡散層に接触していることを特徴としている。 【① 016】また、請求項5記載の発明に係る半導体集 | 荷回路の製造方法は、第1 導管型半導体基板上に絶縁体 圏を形成する第1の工程と、上記絶録体層上に第1導電 型半導体層を形成する第2の工程と、上記絶縁体層上の 上記第1導電型半導体層の近傍及び該近傍の下方に位置 する上記第1導電型半導体基板内の領域に第1及び第2 の第2導電型拡散層をそれぞれ形成する第3の工程と、 上記絶縁体層上の、上記第1導電型半導体層の少なくと も一方の側に第2導電型高濃度拡散層を、上記第1の第 2 導電型拡散層の少なくとも一方の側に第1 導電型高濃 度拡散層をそれぞれ形成する第4の工程と、少なくと 6. 上記第1導電型半導体層、第2導電型高温度拡散 圏 上記第1の第2導電型拡散圏及び第1導電型高濃度 拡散層上に絶縁膜を形成する第5の工程と、上記絶縁膜 の表面から、上記第2 導電型高濃度拡散層及び上記絶縁 体層を貫通し、上記簿1導電型半導体基板にまで達する と共に、第1の電源と接続される少なくとも1つのコン タクトプラグを形成すると共に、上記絶縁膜の表面か ら、上記第1導電型高濃度拡散層及び上記絶縁体層を貢 通し、上記第2の第2導電型拡散層にまで達すると共 に、第2の電源と接続される少なくとも1つのコンタク トプラグを形成する第6の工程とからなることを特徴と 30 している。

[① 0 1 7] なお、この発明において、P型半導体基板 を第1導電型半導体基板として用いるときは、第1導電 型高濃度拡散層はP型高濃度拡散層を意味し、第2導電 型鉱散層及び第2導電型高濃度拡散層は、それぞれ、N 型鉱散層、N型高濃度拡散層を意味する。これに対し て、N型半導体基板を第1婆電型半導体基板として用い るときは、第1導電型高濃度拡散層はN型高濃度拡散層 を意味し、第2導電型拡散層及び第2導電型高濃度拡散 層は、それぞれ、P型拡散層、P型高濃度拡散層を意味 40 する.

【① ① 1 8 】 語求項 6 記載の発明に係る半導体集積回路 の製造方法は、第1導電型半導体基板上に絶縁体層を形 成する第1の工程と、上記絶縁体層上に第1導電型半導 体層を形成する第2の工程と、上記第1導電型半導体層 の下方に位置する上記第1 導電型半導体基板内の領域に 第1 導電型拡散層を形成すると共に、上記絶縁体層上の 上記第1導電型半導体層の近傍及び該近傍の下方に位置 する上記第1導電型半導体基板内の領域に第1及び第2 の第2導電型拡散層をそれぞれ形成する第3の工程と、 59 拡散層25のそれぞれの上部には酸化シリコン漿28を

上記絶縁体層上の、上記第1導電型半導体層の少なくと も一方の側に第2導電型高濃度拡散層を、上記第1の第 2 導電型拡散層の少なくとも一方の側に第1 導電型高濃 度拡散層をそれぞれ形成する第4の工程と、少なくと 6. 上記第1導電型半導体層、第2導電型高濃度拡散 層。上記第1の第2導電型拡散層及び第1導電型高濃度 拡散層上に絶縁膜を形成する第5の工程と、上記第2の 絶舞勝の表面から、上記第2導電型高濃度拡散層及び上 記絶録体層を貫通し、上記第1導電型拡散層にまで達す ると共に、第1の電源と接続される少なくとも1つのコ ンタクトプラグを形成すると共に、上記第2の絶縁膜の 表面から、上記第1 導電型高濃度拡散層及び上記絶縁体 層を舊通し、上記第2の第2導電型鉱散層にまで達する と共に、第2の電源と接続される少なくとも1つのコン タクトプラグを形成する第6の工程とからなることを特 徴としている。

[0019]

【作用】この発明の構成によれば、第1の電源と接続さ れ、電位の変わらない第2導席型高濃度拡散層に接続さ れた少なくとも1つのコンタクトプラグが第1導電型半 20 導体基板又は第1導電型拡散圏にまで到達して形成され ると共に、第2の電源と接続され、電位の変わらない第 1 導電型高濃度拡散層に接続された少なくともコンタク トプラグが第2導電型拡散層にまで到達して形成されて いるので、放熱経路が確保されている。

【0020】なお、少なくとも1つのコンタクトプラグ が第1導電型半導体基板又は第1導電型拡散層と接触す ると共に、少なくとも1つのコンタクトプラグが第2導 **電型拡散層と接触することにより、拡散層容置として寄** 生ショットキー接合の容量が増加するが、電位が変動し ないので、全く問題とはならない。従って、拡散層容置 が小さく、放熱性にも優れている。

[0021]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は、実施例を用い て具体的に行う。

A. 第1の実施例

図1は、この発明の第1の実施例である半導体集積回路 の概略構造を示す要部断面図、図2〜図5は、同半導体 集積回路の製造方法を示す工程図である。図1におい て、P型シリコン基板21は、その内部にN型鉱散層2 2が形成され、その上全面に絶縁体層23が形成されて おり、絶縁体層23上の一部には、P型半導体層24と N型鉱散層25とが形成されている。P型半導体層24 の両側にはN型高濃度拡散層26a及び26bが形成さ れ、N型拡散層25の両側にはP型高濃度拡散層27 a 及び27万が形成されている。

[0022] さらに、絶縁体層23上全面に酸化シリコ ン膜28が形成されている。P型半導体層24及びN型 介してゲート電極298及び29bが形成されている。 P型半導体層24とゲート電極29aとの間の酸化シリ コン膜28及びN型拡散層25とゲート電極29bとの 間の酸化シリコン膜28は、特にゲート酸化膜308及 30 bと呼ばれる。P型半導体層24、N型高濃度拡散 層26a及び26b、ゲート電極29a並びにゲート酸 化膜30aは、NMOSFETを構成し、N型拡散圏2 5. P型高濃度並散層27a及び27b、ゲート電極2 9b並びにゲート酸化膜30bは、PMOSFETを機 成している。

【0023】また、酸化シリコン膜28の表面から、N 型高濃度拡散層268及び絶縁体層23を貫通し、シリ コン墓板21にまで到達するコンタクトホール318、 P型高濃度拡散層27b及び絶縁体層23を貫通し、N 型鉱散層22にまで到達するコンタクトホール31dが 関口されていると共に、酸化シリコン驥28の表面から N型高濃度拡散層26ヵ及びP型高濃度拡散層27aの それぞれの一部表面まで到達するコンタクトホール31 り及び31cが開口されている。これらコンタクトホー ル31a~31dには、タングステンが廻め込まれ、コ 20 ンタクトプラグ32a~32dが形成されている。そし て、酸化シリコン膜28の表面には、コンタクトプラグ 32 a~32 dと電気的に接続されるアルミニウム配線 33a~33cが形成されている。なお、もちろんゲー ト電極29a及び29hについてもコンタクトブラグを 介して酸化シリコン膜28の表面に形成されたアルミニ ウム配線と電気的に接続されるが、図1には示していな い。また、酸化シリコン膜28は、NMOSFETとP MOSFETとをその内部で電気的に分離する役割を果 たしている。

【0024】さらに、NMOSFETのN型高濃度拡散 屋26a(ソース)に接続されたコンタクトプラグ32 aはアルミニウム配線33aを介してグランド(GN D) と接続され、NMOSFETのN型高濃度拡散層2 6 b (ドレイン) に接続されたコンタクトプラグ33 b とPMOSFETのP型高濃度拡散層27a(ソース) に接続されたコンタクトプラグ3 3 c はアルミニウム配 級33bを介して互いに接続され、PMOSFETのP 型高濃度拡散層278(ドレイン)に接続されたコンタ クトプラグ32dはアルミニウム配線33cを介して第 40 猟(V。。)に接続されている。なお、図示しないが、N MOSFETのゲート電極29aとPMOSFETのゲ ート電極29bとは、コンタクトプラグ及びアルミニウ ム配線を介して互いに接続されている。

【0025】次に、図1に示す半導体集績回路の製造方 法について、 図2~図5を参照しつつ、 順を追ってその 製造工程を説明する。まず、酸素原子のイオン注入によ り、P型シリコン基板21上全面に膜厚500~200 () ngの絶縁体層(坦込酸化シリコン層)22を形成した 後、絶縁体層23上全面に競厚500~2000mのP 50 2dを形成した後、酸化シリコン膜28の表面にコンタ

型半導体圏24を形成する。次に、P型半導体圏24の 一部を選択的に絶縁体層23に到達するまで酸化して酸 (化シリコン膜4] を形成する(図2参照)。この酸化シ リコン膜41が絶縁分離領域となる。

【10026】次に、P型半導体層24及び酸化シリコン 膜4 1上全面にフォトレジスト4 2を塗布した後、PM OSFETを形成すべき部分だけ関口し、フォトレジス ト42をマスクとして、リンを200~300keV程 度の加速エネルギで絶縁体層23を介してP型シリコン 16 基板21中にイオン注入してN型拡散層22を形成する と共に、酸化シリコン膜41及びフォトレジスト42を マスクとして、砒素を100~150keV程度の加速 エネルギでP型半導体層24中にイオン注入してN型拡 歓屠25を形成する(図3参照)。

【0027】次に、フォトレジスト42を剥離した後、 P型半導体層2.4、酸化シリコン膜4.1及びN型拡散層 25上全面に酸化シリコン漿28を形成し、酸化シリコ ン験28の上のP型半導体層24及びN型拡散層25そ れぞれのほぼ中央上方にゲート電極29a及び29bを 形成する。ゲート管極29aは、例えば、N型高濃度ポ リシリコン層からなり、ゲート電極29hは、例えば、 P型高濃度ポリシリコン層からなる。さらに、ゲート電 極29a及び29hをマスクとして、P型半導体層24 中にN型高濃度拡散層26a及び26bを形成し、N型 拡散層25中にP型高濃度拡散層27a及び271りを 形成する(図4参照)。 P 型半導体層24とゲート電極 29 a との間の酸化シリコン膜28及びN型拡散層25 とゲート電極29hとの間の酸化シリコン膜28は、上 述したように、ゲート酸化漿30 a及30 b と呼ばれ る。なお、図4においては、酸化シリコン膜は統一した 符号28で示している。

【0028】次に、酸化シリコン膜28並びにゲート電 極29a及び29h上全面に、プラズマ化学気組成長

(CVD: Chemical Vepor Deposition) 法により、酸 化シリコン膜を形成した後、化学機械研磨(CMP: Ch emical and Mechanical Polishing) 法により、酸化シ リコン膜を平距化する。そして、酸化シリコン膜の豪面 から、N型高濃度拡散層268及び絶縁体層23を貢通 し、シリコン基板21にまで到達するコンタクトホール 31a、P型高濃度拡散層27b及び絶縁体層23を貢 通し、N型拡散層22にまで到達するコンタクトホール 31dを闕口すると共に、酸化シリコン膜28の表面か らN型高濃度拡散層26 b 及びP型高濃度拡散層27 a のそれぞれの一部表面まで到達するコンタクトホール3 1 b及び3 1 c を開口する (図5 参照)。なお、図5 に おいては、酸化シリコン膜は統一した符号28で示して

[0029]次に、コンタクトホール31a~31dに タングステンを埋め込み、コンタクトプラグ32a~3

クトプラグ32a~32dと電気的に接続されるアルミ ニウム配線33a~33cを形成することにより、図! に示す半導体集積回路が完成する。

11

【0030】次に、以上説明した製造方法により製造さ れた半導体集積回路(図1参照)の等価回路図を図6に 示す。これは、CMOS-LS!の基本となるインバー タ回路である。入力信号は、NMOSFET及びPMO SFETのそれぞれのゲート電極が互いに接続された人 力端より入力され、入力信号が"H"レベルの場合は出力 信号は"し"レベルとなり、入力信号が"し"レベルの場合 は出力信号は"目"レベルとなる。この場合、NMOSF ETのN型高濃度拡散層26a及び26b並びにPMO SFETのP型高濃度拡散層27a及び27ヵのうち、 電位が変化するのは、N型高濃度拡散層26 b及びP型 高濃度拡散層27aだけであって、N型高濃度拡散層2 6 a 及びP型高濃度拡散層 2.7 b はそれぞれ電位の変わ らないグランド (GND) 及び電源 (V。。) に接続され ている。

【0031】そこで、この実施例においては、グランド (GND) と接続され、電位の変わらないN型高濃度拡 20 散層26aに接続されたコンタクトプラグ32aの先繼 をP型シリコン基板21にまで到達するように形成する と共に、電源(V。。)と接続され、電位の変わらないP 型高濃度拡散層27日に接続されたコンタクトプラグ3 2 d の先端をN型拡散層 2 2 にまで到達するように形成 した。これにより、放熱経路が確保されている。なお、 コンタクトプラグ32 a の先端がP型シリコン基板2 l と接触すると共に、コンタクトプラグ32dの先端がN 型拡散層22と接触することにより、拡散層容量として 寄生ショットキー接合の容量が増加するが、電位が変動 30 しないので、全く問題とはならない。このような構成に よれば、放熱効果を損なうことなく。寄生ショットキー 接合の容置を削減できるので、5~20%の動作速度の 改善が可能となる。

【0032】B. 第2の実施例

次に、第2の実施例について説明する。図7は、との発 明の第2の実施例である半導体集積回路の機略構造を示 す要部断面図である。この図において、図1の各部に対 応する部分には同一の符号を付け、その説明を省略す る。この図に示す半導体集積回路においては、P型シリ 40 コン基板21の内部にP型拡散層51が形成され、コン タクトプラグ31aの先端はP型拡散層51にまで達し ている。P型鉱散層51は、上記した第1の実施例にお ける製造方法において、図3に示す工程までを経た後、 NMOSFETを形成すべき部分だけ開口したフォトレ ジストをマスクとして、ボロンを100~150keV 程度の加速エネルギで絶縁体層23を介してP型シリコ ン基板21中にイオン注入して形成する。 これ以降の製 造方法については、上記した第1の実施例と同様である ので、その説明を省略する。

【0033】このようにP型拡散層51を形成したの は、以下の理由による。即ち、半導体チップが収納され るバッケージによっては、半導体チップの裏面をグラン F(GND)に接続するタイプのものがあるが、この場 台、グランド(GND)と接続されるN型高濃度拡散層 26 a に接続されたコンタクトプラグ32 a とP型シリ コン基板21との接触抵抗は小さい方が好ましい。そこ で、右接触抵抗を低減するために、P型拡散層51を形 成したのである。この第2の実施例の構成においても、 コンタクトプラグ32aの先端がP型鉱散層51に接触 すると共に、コンタクトプラグ32dの先端がN型拡散 屋22と接触することにより、拡散層容置として寄生シ ョットキー接合の容置が増加するが、電位が変動しない ので、全く問題とはならない。このような構成によれ ば、放熱効果を損なうことなく、寄生ショットキー接合 の容量を削減できるので、5~20%の動作速度の改善

12

が可能となる。 [0034]以上、この発明の実施例を図面を参照して 詳述してきたが、具体的な構成はこの実施例に限られる ものではなく、この発明の妄旨を逸騰しない範囲の設計 の変更等があってもこの発明に含まれる。例えば、上述 の実施例においては、コンタクトプラグ328及び32 dのいずれも絶縁体層23を貫通してP型シリコン基板 21. N型拡散層22、あるいはP型拡散層51にまで 到達する例を示したが、とれに限定されない。コンタク トプラグ32a~32dをN型高濃度拡散層26a及び 26b並びにP型高濃度拡散層27a及び27bの一部 表面まで到達するように構成し、N型高濃度拡散層26 a及びP型高濃度拡散層27bの下面の絶縁体層22を 除去するようにしても、同様の効果が得られる。また、 上述の実施例においては、N型拡散層22及びP型拡散 屋5 1 をいずれもP型シリコン基板 1 内に形成する例を 示したが、これに限定されず、P型シリコン基板上に形 成しても、もちろん良い。

【0035】また、上述の実施例においては、P型シリ コン基板を用いた例を示したが、N型シリコン基板を用 いると共に、各不純物領域の導電型を逆にすることによ っても、同様の作用効果を得ることが可能である。さら に、半導体素子として、NPN型やPNP型のバイボー ラトランジスタ等の能動素子、あるいは抵抗等の受動素 子を形成した場合についても、同様の作用効果を得るこ とが可能である。さらに、上述の実施例では、コンタク トプラグ32a~32dをタングステン単体で構成する ようにしたが、タングステンはシリコンと比較的反応し やすいため、コンタクトホール31a~31dにタング ステンを坦め込む前に、コンタクトホール31a~31 dの内壁にチタン(Ti) 競や窒化チタン(TiN) 膜 を形成しておくようにすれば、大変好ましい。

100361

59 【発明の効果】以上説明したように、この発明の構成に

13 よれば、少なくとも2つのコンタクトブラグが電位の変わらない第1 海電型半導体基板や第1、第2 連電型拡散層にまで到達して形成されているので、放熱経路が確保されている。なお、これらのコンタクトブラグが第1 導電型半導体基板や第1、第2 導電型拡散層と接触することにより、拡散層容置として寄生ショットキー接合の容置が増加するが、電位が変勢しないので、全く問題とはならない。従って、拡散層容置が小さく、放熱性にも優れている。

【図面の簡単な説明】

【図 1 】この発明の第 1 の実施例である半導体集積回路 の概略構造を示す要部断面図である。

【図2】同意解例における半導体集積回路の製造方法を示す工程図である。

【図3】同実施例における半導体集積回路の製造方法を 示す工程図である。

【図4】同実施例における半導体集積回路の製造方法を 示す工程図である。

【図5】同実施例における半導体集債回路の製造方法を示す工程図である。

【図6】図1に示す半導体集積回路の等価回路図である。

- 1 【図7】この発明の第2の実施例である半導体集積回路×

*の概略構造を示す要部断面図である。

【図8】従来のSOI構造を有するCMOS-LSIの 概略構造例を示す要部断面図である。

【符号の説明】

23 絶縁体層

24 P型半導体層(半導体層、第1等層型半導体

麿)

26a, 26b N型高濃度拡散層(第2導電型高 濃度拡散層)

10 27a, 27b P型高濃度拡散層 (第1 等電型高 濃度拡散層)

28 酸化シリコン膜

29a, 29b ゲート電極 30a, 30b ゲート酸化膜

31a~31d コンタクトホール

32a~32d コンタクトプラグ

33a~33c アルミニウム配線


21 P型シリコン基板(第1導電型半導体基板) 22.25 N型拡散層(第2導電型拡散層)

20 51 P型鉱散層 (第1導電型鉱散層)


V₀。 電源 (第2の電源)

GND グランド (第1の電源)


[図1]




[図3]




[図2]



【図4】





フロントページの続き

(51) Int.Cl.*

識別記号

F I H O 1 L 29/78

626C